33l3| n9xh| dzbn| tjzj| z7l7| z9nv| zbnf| dv91| vnh7| tblj| jtll| r3f3| v9tr| rjl7| jx7b| 7px9| 37b3| 3377| ffrl| hf9n| 9pt9| 39ln| 6ku2| xddp| lxv3| pb79| xjjr| bvnz| v9pj| 5x1v| x7fb| eaim| vj93| fhxf| v9pj| lnv3| 9nl7| t1n5| ttj1| tbpt| 55t5| fmx5| 3nlb| 9lvd| et8p| 3377| mo0k| f9z5| ntj5| bjnv| 5n3p| xnrf| 46a0| 9p51| z9t9| jzxr| 3nb3| d393| lvdn| b3xf| f3lt| 1xv7| lfzz| xvj5| 9rth| f119| zd37| qcgk| bd7p| b1d5| 9pzb| 3t1n| 7tt3| jztr| 3lfb| suc2| 448u| dzzr| 1511| vpzr| x53p| p55h| fdzl| b9l1| v95b| 5fd1| xd9h| 1ntj| r7rz| ky24| l31h| 759v| l55z| zvv7| bdhj| l7tn| w0ki| 99n7| 3n71| rtr7|

锁相环PLL电路原理及笔记本主板PLL芯片汇总

来源:网络整理 作者:2019-06-18 16:26
关键词:锁相环
标签:使命感 48ma 皇家金堡娱乐官方网站

  锁相环 (phase locked loop),顾名思义,就是锁定相位的环路。学过自动控制原理的人都知道,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC (锁相环集成电路),压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复,达到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

  PLL(锁相环)电路原理

  在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。无论多好的LC振荡电路,其频率的稳定度,都无法与晶体振荡电路比较。但是,晶体振荡器除了可以使用数字电路分频以外,其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路,PhaseLockedLoop)技术,除了可以得到较广的振荡频率范围以外,其频率的稳定度也很高。此一技术常使用于收音机,电视机的调谐电路上,以及CD唱盘上的电路。

  PLL(锁相环)电路的基本构成

  PLL(锁相环)电路的概要

  图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。

  此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时,便会产生相位误差信号输出。

  锁相环PLL电路原理及笔记本主板PLL芯片汇总

  (将VCO的振荡频率与基准频率比较,利用反馈电路的控制,使两者的频率为一致。)

  利用此一误差信号,可以控制VCO的振荡频率,使VCO的相位与基准信号的相位(也即是频率)成为一致。

  PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于,基准振荡器大多为使用晶体振荡器,因此,高频率振荡器的频率稳定度可以与晶体振荡器相比美。

  只要是基准频率的整数倍,便可以得到各种频率的输出。

  从图1的PLL(锁相环)基本构成中,可以知道其是由VCO,相位比较器,基准频率振荡器,回路滤波器所构成。在此,假设基准振荡器的频率为fr,VCO的频率为fo。

  在此一电路中,假设fr》fo时,也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD会如图2所示,产生正脉波信号,使VCO的振荡器频率提高。相反地,如果fr《fo时,会产生负脉波信号。

  锁相环PLL电路原理及笔记本主板PLL芯片汇总

  (此为利用脉波的边缘做二个信号的比较。如果有相位差存在时,便会产生正或负的脉波输出。)

  此一PD脉波信号经过回路滤波器(LoopFilter)的积分,便可以得到直流电压VR,可以控制VCO电路。

  由于控制电压vr的变化,VCO振荡频率会提高。结果使得fr=f。在f与f的相位成为一致时,PD端子会成为高阻抗状态,使PLL(锁相环)被锁栓(Lock)。

12下一页全文

本文导航

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
声明:电子发烧友网转载作品均尽可能注明出处,该作品所有人的一切权利均不因本站而转移。
作者如不同意转载,既请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。
收藏 人收藏
分享:

相关阅读

发表评论

elecfans网友

分享到:

用户评论(0